

文章编号:1007-2780(2019)05-0459-06

# TFT-LCD 中像素电极耦合电容对显示画质的影响

赵重阳\*, 苏秋杰, 缪应蒙, 高玉杰, 王永焱, 朱 宁, 廖燕平, 邵喜斌

(北京京东方显示技术有限公司, 北京, 100176)

**摘要:**研究了 TFT-LCD 中像素电极与数据线之间的耦合电容( $C_{pd}$ )对显示画质的影响, 分析了像素电极发生偏移后显示面板产生横纹不良的机理。研究结果表明, 像素电极发生偏移后, 数据线与左右两侧像素电极之间的  $C_{pd}$  耦合电容大小产生差异, 造成相邻行间的像素发生不同方向的电压跳变。实际观察结果显示, 当两行像素的亮度差异大于 8 个灰阶时, 即会出现明显可见的横纹不良。提出了一种横纹不良改善方案, 通过增加像素电极跨越数据线的条状设计结构, 利用二者之间的交叠电容变化来补偿耦合电容的变化。模拟结果显示, 当像素电极偏移  $1.2\ \mu\text{m}$  时, 相邻行像素的亮度差异为 6 个灰阶, 无水平横纹不良的产生。新型像素结构的开口率无损失, 充电率满足产品设计要求, 表明此方案可应用于产品设计中。

**关键词:**耦合电容; 像素电极; 横纹不良; 显示画质

**中图分类号:** TN27    **文献标识码:** A    **doi:** 10.3788/YJYXS20193405.0459

## Influence of pixel electrode coupling capacitance on the display quality in TFT-LCD

ZHAO Chong-yang\*, SU Qiu-jie, MIAO Ying-meng, GAO Yu-jie,  
WANG Yong-yao, ZHU Ning, LIAO Yan-ping, SHAO Xi-bin

(Beijing BOE Display Technology Group Co. LTD, Beijing 100176, China)

**Abstract:** The influence of the coupling capacitance ( $C_{pd}$ ) between the pixel electrodes and data line on the display quality in TFT-LCD was researched and the mechanism of the horizontal stripes Mura after the pixel electrode shifted was analyzed. The results show that the  $C_{pd}$  coupling capacitance between the data line and pixel electrodes distributed on both sides are different which cause voltage hopping in different directions between pixels in adjacent rows when the pixel electrodes are offset. According to the actual observation, the visible horizontal stripes Mura appears when the different brightness between adjacent lines is greater than 8 gray scales. An improved method has been proposed by increasing the strip-shaped structure of the pixel electrodes crossed the data line and the overlap capacitance is used to compensate for the change of the coupling capacitance. The simulated results show that when the pixel electrode is shifted by  $1.2\ \mu\text{m}$ , the difference in luminance between adjacent rows of pixels is 6 gray scales and there is no horizontal stripes Mura. The aperture ratio of the new pixel is unchanged and the charging ratio satisfies the product design requirement, indicating that

收稿日期: 2018-11-19; 修订日期: 2019-03-04.

\* 通信联系人, E-mail: zhaochongyang@boe.com.cn

this solution can be applied to product design.

**Key words:** coupling capacitance; pixel electrode; horizontal stripes Mura; display quality

## 1 引言

随着显示技术的不断发展,薄膜晶体管液晶显示(Thin Film Transistor Liquid Crystal Display, TFT-LCD)因其具有高分辨率、色彩丰富、高对比度、高亮度、可视角度大、响应速度快、易实现大面积显示等一系列优点,迅速占据了显示行业的主导地位,在很多领域都有着广泛的应用<sup>[1-4]</sup>。近些年来虽然受到有机发光二极管(Organic Light-Emitting Diode, OLED)、量子点发光二极管(Quantum Dot Light Emitting Diode, QLED)和微型发光二极管(Micro-LED)等新兴显示技术的挑战,但 TFT-LCD 显示技术凭借其优异的产品性能、完备的材料体系、成熟的工艺制程以及明显的价格优势,在超高分辨率、大尺寸、触控集成等多个方面仍然具有绝对的领先优势<sup>[5-6]</sup>。在评估 TFT-LCD 面板的显示效果时,通常会关注分辨率、透过率、对比度、响应时间、色域等参数<sup>[7]</sup>,而透过率则直接关系到面板的显示效果,也是一项能够反映出面板厂商整体技术水平的关键指标。目前,常见的 TFT-LCD 显示模式包括 TN 显示(Twist Nematic)、IPS 显示(In Plane Switching)、FFS 显示(Fringe Field Switching)和 VA 显示(Vertical Alignment)等<sup>[8]</sup>,其中 IPS/FFS 显示模式具有广视角、高透过率、高色彩还原性等优点<sup>[9]</sup>,拥有较大的市场占有率<sup>[10]</sup>。其中,高级超维场转换显示(Advanced super-Dimension Switch, ADS)是 FFS 显示模式的一种,因具有宽视角、响应速度快、对比度高和透过率高等优点成为了颇受欢迎的显示模式,被很多面板制造厂商用于产品设计中。

研究人员为继续提升 ADS 显示产品的像素光效和产品透过率,提出了一种扩大数据线(Data Line)和公共电极(Com Electrode)间距离、缩小数据线和像素电极(Pixel Electrode)间距离的像素设计方案。这种像素结构优化了像素边缘处的液晶光效,减小了暗场区域,能够起到提升产品透过率的效果。但是,当生产工艺发生波动产生对位偏差时,像素电极相对数据线的位置发生偏移,

显示面板会产生一种奇偶行像素亮度不均的横纹不良(Mura),影响画面的显示效果,限制了这种高透过率像素结构在产品设计中的应用。

本文通过模拟像素电极耦合电容及像素电压的变化得出了这种横纹不良产生的机理,并提出了一种改进型的像素设计方案,电容模拟及像素电压计算结果显示新型像素设计方案可在较大程度上避免横纹不良的产生,进而提高产品的显示效果。

## 2 机理分析

ADS 显示产品的像素结构示意图如图 1 所示,当栅极(Gate Line)为高电平时,像素的 TFT 开启,数据线将电压信号加载到像素电极中;当栅极为低电平时,TFT 关闭,像素电极和公共电极之间的存储电容( $C_{st}$ )使得像素电极中的电压值得以保持,直至下一帧为止。为使得面板的显示均一性最佳,即达到点反转(Dot Inversion)的效果,像素排布通常采用 Z 反转(Z Inversion)的排列方式,相邻数据线的电压极性排布为正负交替的变换方式,同一数据线上电压信号转换为列反转(Column Inversion)。




图 1 ADS 显示像素结构示意图。(a)正常像素;(b)像素发生偏移。

Fig. 1 Structure and layout of pixel with ADS display mode. (a)Normal; (b) Ectopic.

在 LCD 显示产品的像素结构中,不同电极间存在着因相互叠加产生的交叠电容( $C_{交叠}$ )和因侧向电场耦合产生的侧向场电容( $C_{侧向}$ )。其中,交叠电容的大小可通过平行板电容器的计算公式来

计算:  $C_{\text{交叠}} = \epsilon S / 4\pi k d$ , 其中  $\epsilon$  为平行板间材料(氮化硅绝缘层)的介电常数,  $S$  为平行板交叠面积,  $k$  为静电力常量,  $d$  为平行板间距离(PVX层厚度)。像素结构中交叠电容大小和电极交叠面积成正比, 和电极间绝缘层厚度成反比。而侧向场电容的大小较难计算, 可通过 Techwiz 软件模拟得到。

在 ADS 显示的像素结构中, 数据线(Data Line)和像素电极(Pixel Electrode)之间无交叠区域, 不存在交叠电容, 但二者之间的距离较小(3~5  $\mu\text{m}$ ), 因此存在着大小为  $C_{\text{pd}}$  的侧向场电容。通常情况下, 数据线与左右两侧像素电极间的距离相等,  $C_{\text{pd}}$  侧向电容也近似相等( $C_{\text{pd}1} \approx C_{\text{pd}2}$ , 像素电极形状为非规则图形)。当生产工艺发生波动, 像素电极相对数据线产生对位偏差时, 数据线与左右两侧像素电极间的  $C_{\text{pd}}$  侧向电容产生差异( $C_{\text{pd}1} \neq C_{\text{pd}2}$ )。由于数据线的电压极性采用 column 反转方式(每一帧时间跳变一次), 因此当两帧之间的数据电压进行数据切换时,  $C_{\text{pd}}$  侧向电容较大的一侧数据线会对像素电极产生明显的电压拉动。而且由于像素的整体排布呈点反转形式, 同一列像素相邻两行之间的电极极性相反, 这将导致像素电极和公共电极之间的压差在相邻行间产生差异。

像素电极位置偏移引发横纹 Mura 的原理图如图 2 所示(以像素电极右偏为例), 正极性的像素电压相对公共电压( $V_{\text{com}}$ )在第  $N$  帧保持正偏压, 当切换到第  $N+1$  帧时, 其电压值随数据线 D1 和 D2 跳变  $\Delta V_p$ , 使得像素电压与公共电压之间的差值( $|V_{\text{pixel1}} - V_{\text{com}}|$ )减小, 像素变暗。相反地, 负极性的像素电压相对  $V_{\text{com}}$  在第  $N$  帧保持负偏压, 当切换到第  $N+1$  帧时, 其电压值随数据线跳变  $\Delta V_p$ , 使  $|V_{\text{pixel2}} - V_{\text{com}}|$  增大, 像素变亮。此时相邻两行像素之间的电压差异大小为  $2\Delta V_p$ , 宏观上表现为奇偶行亮暗相间的条纹不良(Mura), 此不良在 L127 灰阶附近较明显。经实际观测得知, 当奇偶行亮度差异大于 8 个灰阶时, 横纹 Mura 已达到肉眼明显可见的程度。像素电极相对  $V_{\text{com}}$  电压跳变值为:  $\Delta V_p = \Delta C_{\text{pd}} \Delta V_d / (C_{\text{pd}1} + C_{\text{pd}2} + C_{\text{st}} + C_{\text{lc}} + C_{\text{gp}}) \approx \Delta C_{\text{pd}} \Delta V_d / (C_{\text{st}} + C_{\text{lc}})$ 。其中,  $C_{\text{pd}1}$  和  $C_{\text{pd}2}$  分别为数据线与两侧像素电极间的侧向场电容,  $\Delta C_{\text{pd}} = |C_{\text{pd}1} - C_{\text{pd}2}|$ ,  $C_{\text{st}}$  为公共电极和像素电极之间的存储电容,  $C_{\text{lc}}$  为液晶电容,  $C_{\text{gp}}$  为扫描线

(Gate Line)和像素电极之间的总电容,  $\Delta V_d$  为正负帧之间的电压跳变值。




图2 像素电极偏移引发横纹原理图

Fig.2 Schematic diagram of horizontal stripes mura caused by ectopic pixel electrode

目前的解决方法是努力控制生产工艺中 SD 层(数据线层)和 2ITO 层(像素电极层)的对位精度, 但此不良的发生率仍然比较高。由于横纹不良会对显示产品的画面品质产生明显的影响, 因此亟需一种行之有效的改善方案来解决。

### 3 改善方案

我们利用 Techwiz 3D 模拟软件对几款显示产品进行了电容模拟, 得出了  $C_{\text{pd}}$  侧向场电容大小和 Data Line 与 Pixel 电极之间距离的关系:  $C_{\text{pd}}$  电容与数据线-像素电极之间的距离  $D$  近似成线性关系(反比例)。因此可设计通过交叠电容补偿(交叠电容大小与交叠面积呈正比)的方式来消除或减小  $C_{\text{pd}}$  侧向场电容的差异, 进而消除横纹不良。其中一款 55UHD 产品的电容模拟结果如图 3 所示, 由于像素电极形状为非规则图形, 因此像素电极未发生偏移时的  $\Delta C_{\text{pd}}$  值并不为 0。




图3  $\Delta C_{\text{pd}}$  电容与数据线-像素电极之间距离的关系

Fig.3 Relationship of the  $\Delta C_{\text{pd}}$  capacity and the distance between data line and pixel electrodes

我们提出了一种改进型像素设计结构,利用交叠电容补偿侧向场电容的方式来消除横纹不良。新型像素电极结构的两个对角线处分别延伸出一部分“T”字型 / “L”字型的条状电极跨接数据线,且跨过数据线的条状电极内边缘与数据线的




图 4 改进型像素设计示意图  
Fig.4 Layout of the developed pixel




图 5 改进型像素俯视图(a)及截面图(b)  
Fig.5 Top view (a) and sectional view (b) of improved pixelelectrode

素电极的局部放大图及截面图(A-A)。条状电极的长度  $L$  可通过交叠电容计算公式得到: $L=S/W=\Delta C_{pd}4\pi kd/(\epsilon W)$ ,其中  $S$  为交叠电容面积,  $W$  为电极偏移距离(设置条状电极宽度为  $2\mu\text{m}$ ,因工艺上发生偏移的最大值约为  $1.0\sim 1.2\mu\text{m}$ ),  $\Delta C_{pd}=|C_{pd1}-C_{pd2}|$ ,  $k$  为静电力常量,  $d$  为 PVX(氮化硅形成的绝缘层)厚度,  $\epsilon$  为 PVX 层的介电常数。

当像素电极层向某一侧发生偏移时(以图 5 中像素电极右偏为例),数据线与右侧像素电极之间距离增加,  $C_{pd}$  侧向电容减小值为  $1/2\Delta C_{pd}$ ,即  $C_{pd2'}=C_{pd2}-1/2\Delta C_{pd}$ ;数据线与左侧像素电极之间距离减小,  $C_{pd}$  侧向电容增加值为  $1/2\Delta C_{pd}$ ,即  $C_{pd1'}=C_{pd1}+1/2\Delta C_{pd}$ 。在设计改进型像素时,使得像素电极偏移之后数据线和右侧像素电极的左下角条状电极部分之间的  $C_{pd}$  交叠电容增加值为  $\Delta C_{pd}$ ,此时数据线与右侧像素电极之间的总电容值为  $C_{pd2\text{总}}=C_{pd2'}+C_{pd\text{交叠}}=C_{pd2}-1/2\Delta C_{pd}+\Delta C_{pd}=C_{pd2}+1/2\Delta C_{pd}$ 。而此时数据线与左侧像素电极之间的总电容值为  $C_{pd1\text{总}}=C_{pd1'}=C_{pd1}+1/2\Delta C_{pd}$ 。由于  $C_{pd1}\approx C_{pd2}$ (像素电极偏移之前),因此  $C_{pd2\text{总}}=C_{pd1\text{总}}$ ,即像素电极偏移之后数据线与左右两侧像素电极的总电容仍然相等,达到消除奇偶行横纹 Mura 的目的。其中,为保证工艺上 2ITO 层不发生断裂,跨接数据线部分的电极宽度  $W_2=5\mu\text{m}$ 。

我们以某 55UHD 产品为例,设计了  $C_{pd}$  补偿部分的条状电极长度  $L=25\mu\text{m}$ (根据前期像素模拟数据经公式计算得出),宽度  $W_1=2\mu\text{m}$ ,用 Techviz 3D 软件对新的像素结构进行了电容模拟,并计算了相邻行间的灰阶差异值,结果如表 1 所示。

表 1 相邻行间灰阶差异值

Tab.1 Different gray-scale value between adjacent lines

| 55UHD                     |                        | 理论计算数据 |      |      |      | 预测结果                      |
|---------------------------|------------------------|--------|------|------|------|---------------------------|
| Pixel 偏移距离/ $\mu\text{m}$ |                        | 0      | 0.4  | 0.8  | 1.2  |                           |
| 现有设计                      | $\Delta V_p/\text{mV}$ | 5.96   | 32.1 | 59.9 | 91.0 |                           |
|                           | 相邻行相差灰阶                | 1      | 5.4  | 10.0 | 15.2 | $>0.8\mu\text{m}$ ,有 Mura |
| 改进设计                      | $\Delta V_p/\text{mV}$ | 13.8   | 8.34 | 18.3 | 35.8 |                           |
|                           | 相邻行相差灰阶                | 2.3    | 1.4  | 3.1  | 6.0  | $<1.2\mu\text{m}$ ,无 Mura |

由表1可知,当像素电极的偏移值为 $0.8\ \mu\text{m}$ 时,采用原设计的像素结构相邻行间电压差值为 $59.9\ \text{mV}$ ,对应电压值显示为10个灰阶(L127灰阶附近约为 $12\ \text{mV}/\text{灰阶}$ ,相邻行间电压差值为 $\Delta V_p$ ),会出现肉眼可见的横纹Mura(以相差8个灰阶为评判基准);当偏移值为 $1.2\ \mu\text{m}$ 时,相邻行间电压差值为 $91.0\ \text{mV}$ ,对应电压值显示为15.2个灰阶,横纹Mura较为严重。而加入 $C_{pd}$ 补偿设计的像素结构偏移值为 $0.8\ \mu\text{m}$ 时,相邻行间电压差值为 $18.3\ \text{mV}$ ,对应电压值显示为3个灰阶,无横纹Mura产生。当偏移值为 $1.2\ \mu\text{m}$ 时,相邻行间电压差值为 $35.8\ \text{mV}$ ,对应电压值显示为6个灰阶,仍然无横纹Mura产生。模拟数据表明,采用此 $C_{pd}$ 补偿设计的像素结构可在较大程度上避免水平横纹Mura的发生(工艺上像素电极层发生偏移的最大值约为 $1.0\sim 1.2\ \mu\text{m}$ );

在像素设计中增加 $C_{pd}$ 补偿设计会引入 $C_{pd}$ 交叠电容,导致数据线上的总电容有所增加,对像素的充电率产生影响。因此,我们以55UHD产品为例进行了充电率的模拟,结果显示整条数据线的 $C_{data}$ 电容增加了 $46\ \text{pF}$ ,充电率下降了 $\sim$

$1.0\%$ ( $97.2\%\rightarrow 96.2\%$ )。由此可知,新的像素设计结构对像素充电率整体影响较小,可应用于产品设计中(仍高于目前的充电率设计基准)。此外,改进型像素结构中的 $C_{pd}$ 补偿设计部分均位于彩膜BM(Black Matrix)层覆盖之下,对像素本身的开口率无影响,可在不影响像素光效的同时达到避免产生横纹Mura的目的。

## 4 结 论

本文主要研究了TFT-LCD中像素电极与数据线之间的耦合电容( $C_{pd}$ )对显示画质的影响,分析了像素电极发生偏移后产生横纹不良的机理。提出了一种改善方案,通过改变像素电极结构,增加了像素电极跨接数据线的 $C_{pd}$ 电容补偿设计,在不降低像素开口率的前提下避免了水平横纹不良的产生。数据表明,当像素电极偏移 $1.2\ \mu\text{m}$ 时,相邻行间亮度差异为6个灰阶,无横纹Mura产生。最后,对新像素设计可能出现的风险点进行了验证,像素开口率及充电率均可满足产品设计要求。

## 参 考 文 献:

- [1] 高鸿锦,董友梅.液晶与平板显示技术[M].北京:北京邮电大学出版社,2007:202-238.  
GAO H J, DONG Y M. *Liquid Crystal and Flat Panel Display Technology* [M]. Beijing: Beijing University of Posts and Telecommunications Press, 2007: 202-238. (in Chinese)
- [2] SHEEDY J E. VDTs and vision complaints: a survey [J]. *Information Display*, 1992, 8(4-5): 20-23.
- [3] UKAI Y. 5.2: invited paper: TFT-LCDs as the future leading role in FPD [J]. *SID Symposium Digest of Technical Papers*, 2013, 44(1): 28-31.
- [4] 李继军,聂晓梦,李根生,等.平板显示技术比较及研究进展[J].中国光学,2018,11(5):695-710.  
LI J J, NIE X M, LI G S, et al. Comparison and research progress of flat panel display technology [J]. *China Optics*, 2018, 11(5): 695-710. (in Chinese)
- [5] 刘莎,王丹,杨照坤,等.TFT-LCD技术发展趋势浅析[J].液晶与显示,2018,33(6):457-463.  
LIU S, WANG D, YANG Z K, et al. Key technology trends analysis of TFT-LCD [J]. *Chinese Journal of Liquid Crystals and Displays*, 2018, 33(6): 457-463. (in Chinese)
- [6] 李继军,聂晓梦,甄威,等.显示技术比较及新进展[J].液晶与显示,2018,33(1):74-84.  
LI J J, NIE X M, ZHEN W, et al. New developments and comparisons in display technology [J]. *Chinese Journal of Liquid Crystals and Displays*, 2018, 33(1): 74-84. (in Chinese)
- [7] 廖燕平,宋勇志,邵喜斌,等.薄膜晶体管液晶显示器显示原理与设计[M].北京:电子工业出版社,2016:154-190.  
LIAO Y P, SONG Y Z, SHAO X B, et al. *Thin Film Transistor Liquid Crystal Display* [M]. Beijing: Publishing House of Electronics Industry, 2016: 154-190. (in Chinese)
- [8] 马群刚.TFT-LCD原理与设计[M].北京:电子工业出版社,2011:59-62.  
MA Q G. *Principle and Design of TFT-LCD* [M]. Beijing: Publishing House of Electronics Industry, 2011: 59-62. (in Chinese)

- [9] 罗丽平, 负向南, 金基用. TFT-LCD 生产及发展概况[J]. 现代显示, 2012, 23(3): 31-38.  
LUO L P, YUN X N, KIM K Y. The manufacturing and developing of the TFT-LCD [J]. *Advanced Display*, 2012, 23(3): 31-38. (in Chinese)
- [10] 刘同海, 高章飞, 孙国防, 等. ADS 模式 TFT-LCD 的显示原理研究[J]. 电子世界, 2017(20): 33-34.  
LIU T H, GAO Z F, SUN G F, *et al.* Research on display principle of ADS mode in TFT-LCD [J]. *Electronics World*, 2017(20): 33-34. (in Chinese)

作者简介:



赵重阳(1990—),男,天津人,硕士,2016 年于石油大学(北京)获得硕士学位,主要从事 LCD 显示技术方面的研究。E-mail: zhaochongyang@boe.com.cn